余慈物流:SDRAM中burst Length具体是什么意思

来源:百度文库 编辑:查人人中国名人网 时间:2024/04/28 23:58:23
是不是指一次地址有效后可以连续读取的数据?还有一个问题就是每读一个单元是不是都要发送列地址与行地址有效,如果要读取的下一个单元在同一行,是不是就只需要列地址有效了,这样也不需要CAS latency时间了?
最后一句话错了,是不需要tRCD时间了,只是存在CAS latency

突发(Burst) 是指在同一行中相邻的存储单元连续进行数据传输的方式,连续传输的周期数就是突发长度 (Burst Lengths,简称BL)。
在进行突发传输时,只要指定起始列地址与突发长度,内存就会依次地自动对后面相应 数量的存储单元进行读/写操作而不再需要控制器连续地提供列地址(SDRAM 与DDR SDRAM 的突发传输对列寻址的操作数量有所不同,在此不再细说)。
这样,除了第一笔数据的传输 需要若干个周期(主要是之前的延迟,一般的是tRCD+CL)外,其后每个数据只需一个周期 的即可获得。 突发连续读取模式:只要指定起始列地址与突发长度,后续的寻址与数据的读取自动进 行,而只要控制好两段突发读取命令的间隔周期(与BL 相同)即可做到连续的突发传输。 在数据读取完之后,为了腾出读出放大器以供同一L-Bank 内其他行的寻址并传输数据, 内存芯片将进行预充电的操作来关闭当前工作行。

全部都是重新读取,每一次都会自动刷新,是有时钟频率决定的