查人人中国名人网新疆乌鲁木齐市教育网:vhdl信号描述
来源：百度文库 编辑：查人人中国名人网 时间：2024/04/29 07:01:07
我看到一段程序
其中有这么几句
signal q:integer range 0 to 1; --分频信号
signal q1:integer range 0 to 6; --关门延时计数器
signal q2:integer range 0 to 9; --看门狗计数器
疑问：
1、信号q这样描述为何就是分频信号了？
2、为何这几个信号的类型都是整型？
其中有这么几句
signal q:integer range 0 to 1; --分频信号
signal q1:integer range 0 to 6; --关门延时计数器
signal q2:integer range 0 to 9; --看门狗计数器
疑问：
1、信号q这样描述为何就是分频信号了？
2、为何这几个信号的类型都是整型？
回答：
1，signal q:integer range 0 to 1;这只是定义一个整型信号，他说分频信号是提示你这个信号在程序中起到分频的作用，单凭这一条语句是看不出它起分频作用的。
2，我想设计者把信号都定义成整型是为了便于书写、一目了然，没有什么特别用意。
我们学过VHDL，但是还没有学那么多，我只知道0 to 1是向量呀！
这是信号的定义，本身没有做用，只是中间的信号，起到传输的作用，真正的分频在后面的结构体中的进程或语句中