怎样减背部和肩部脂肪:self reflash auto reflash

来源:百度文库 编辑:查人人中国名人网 时间:2024/03/29 18:29:19
关于DDR内存的概念

DDR内存详解
DDR(Double Data Rate)SDRAM ,也称SDRAM Ⅱ,是目前SDRAM的更新产品。它是由VIA、IBM、AMD等一大批原来 PC133 SDRAM标准的倡导者们,于1998年12月正式确定的完全开放式的新一代内存规范,而此时正是英特尔全力推广RDRAM技术的时候。在几个月后(1999年的5月),第一批184-pin的DDR SDRAM DIMM模组正式获得了认可,同时,DDR SGRAM 的开发也已经接近了尾声。在此期间也出现过一些其它的提高内存性能的技术,比如透过给SDRAM增加SRAM缓冲的ESDRAM,以及优化了工作方式的VCM SDRAM等,但遗憾的是,这些技术的效果并不明显。唯一能称为DDR真正对手的只有RDRAM,这项由Rambus公司独揽,Intel强力支持的,“全新”架构的内存技术。

不可否认,RDRAM 在高工作频率、高带宽、高持续传输率方面的优势是DDR SDRAM所不具备的。但从制造工艺、生产成本、专利费用以及对传统产品的兼容性等方面看,这一新技术也有很多先天的不足。况且, 在一般的桌面系统中,对大多数应用程序内存的低响应时间比高带宽方案工作得更有效, 响应时间将更决定系统的效率和整体性能,而这却恰恰是DDR的优势所在。Intel最终悄悄转向DDR怀抱的众多举措,基本上可以算是宣告了本轮内存竞争的结束。

DDR 的核心建立在SDRAM的基础上,但在速度和容量上有了提高。首先,它使用了更多、更先进的同步电路。其次,DDR使用了Delay-Locked Loop (DLL,延时锁定回路)来提供一个数据滤波信号(DataStrobe signal)。当数据有效时,存储器控制器可使用这个数据滤波信号来精确定位数据, 每16位输出一次,并且同步来自不同的双存储器模块的数据。

DDR 本质上不需要提高时钟频率就能加倍提高SDRAM的速度,它允许在时钟脉冲的上升沿和下降沿读出数据,因而其速度是标准SDRAM的两倍。至于地址与控制信号则与传统SDRAM相同,仍在时钟上升沿进行传输。此外,传统SDR AM的DQS接脚则用来在写入数据时(单向:内存控制器DRAM)做数据遮罩(Data Mask)用。 由于数据、数据控制信号(DQS)与DM同步传输,不会有某个数据传输较快,而另外的数据传输较慢的skew(时间差)以及Flight Tim e(控制信号从内存控制器出发,到数据传回内存控制器的时间)不相同的问题。此外,DDR 的设计可让内存控制器每一组DQ/DQS/DM与DIMM上的颗粒相接时,维持相同的负载,减少对主板的影响。在内存架构上,传统SDRAM 属于×8组式,即内存核心中的I/O寄存器有8位数据I/O,但对于×8组的DDR SDRAM而言,内存核心中的I/O寄存器却是16位的,即在时钟信号上升沿时输出8位数据,在下降沿再输出8位数据, 一个时钟周期总共可传输16位数据。

为了保持较高的数据传输率,电气信号必须要求能较快改变,因此,DDR 改为支持电压为2.5V的SSTL2信号标准。尽管DDR的内存条依然保留原有的尺寸(5.25英寸),但是插脚的数目已经从168PIN增加到184PIN了,且内存条的凹位也因此而移到了新的位置,因而你根本无法把这些DIMM的DDR SDRAM插到现今的插槽中去。 DDR 又分为两种主要型号,DDR-200和DDR-266,其中DDR-200即100MHZ的物理频率,标准工作频率为100MHz CAS=2 ,而当CAS降低为2.5时,工作频率可达到 125MHz,即等效于DDR-250。而DDR-266则又按CAS延迟时间不同,分为A 级:标准CAS=2个时钟周期,标准工作频率为133MHz,当CAS降低为2.5时,工作频率可达到143MHz。B级:标准CAS =2.5个时钟周期,标准工作频率为133MHz,而当CAS提升为2时,工作频率只能达到 100MHz。这虽然是为内存厂商提供更灵活的生产工艺而设计的,但也给一些JS今后造假留下了可乘之机。按照JEDEC规定,DDR内存的命名,按照芯片颗粒可分为DDR-200、DDR-266A、DDR-266B,主要仍以66 Pin的 TSOP- Ⅱ封装为主。但对于模组(Module,即我们平时所说的内存条)命名则应依照其传输速率来划分为1.6GB/s的 PC- 1600和2.1 GB/s的PC-2100。此外还有一种专为小型系统(Small Systems ,如我们常见的显卡)所定义的特殊规格,主要采用100 Pin的TQFP封装格式,它也是按其工作频率将其命名为SS-333和SS-400。